기사 대표 이미지

코드마스터입니다. 핵심부터 짚겠습니다. 반도체 미세 공정이 2nm를 넘어 1nm라는 물리적 한계선에 다다르면서, 이제는 단순히 장비를 도입하는 것을 넘어 '어떤 화학적/물리적 방식으로 패턴을 유지할 것인가'라는 아키텍처적 난제에 직면해 있습니다. IBM과 Lam Research가 발표한 High NA EUV 건식 레지스트(Dry Resist) 기술 협력은 바로 이 난제를 풀기 위한 결정적인 움직임입니다.

이번 협력은 한국 반도체 산업의 미래와도 밀접한 관련이 있습니다. 삼성전자와 TSMC가 벌이고 있는 2nm 양산 경쟁은 이미 정해진 수순이며, 그다음 전장은 1nm 이하의 초미(Ultra-fine) 공정입니다. 이 영역에서는 기존의 액체 기반 레지스트 방식으로는 패턴 붕괴(Pattern Collapse)를 막기 어렵기 때문에, 이번 IBM의 기술적 시도는 향후 글로벌 파운드리 시장의 주도권을 결정지을 핵심 변수가 될 것입니다.

기술적 배경: 왜 '건식(Dry)'인가?



현재 반도체 리소그래피 공정의 핵심은 EUV(극자외선) 광원을 사용하여 웨이퍼 위에 미세한 회로를 그리는 것입니다. 기존에는 액체 상태의 포토레지스트(Photoresist)를 웨이퍼에 도포한 뒤 노광하는 방식을 사용해 왔습니다. 하지만 공정이 2nm 이하로 내려가면서 심각한 물리적 문제가 발생합니다. 바로 '표면 장력'에 의한 패턴 붕괴입니다. 액체 성분이 건조되는 과정에서 발생하는 힘이 너무 강해, 아주 미세하게 형성된 회로 패턴이 서로 엉겨 붙거나 쓰러지는 현상이 발생하는 것이죠.

이를 해결하기 위해 등장한 개념이 바로 '건식 레지스트(Dry Resist)'입니다. 이는 액체로 도포하는 대신, 가스 상태의 전구체를 이용해 증착(Deposition)하는 방식입니다. 쉽게 비유하자면, 붓으로 물감을 칠하는 것이 아니라 스프레이로 아주 고르게 입자를 분사하여 층을 쌓는 것과 같습니다. 이 방식을 통해 패턴의 두께를 극도로 얇게 유지하면서도, 액체로 인한 물리적 스트레 ประ를 최소화할 수 있습니다. Lam Research의 식각(Etch) 기술과 IBM의 소재 기술이 결합한다면, High NA EUV 장비의 성능을 극대화할 수 있는 최적의 공정 윈도우(Process Window)를 확보할 수 있게 됩니다.

심층 분석: High NA EUV와 공급망의 재편



여기서 우리가 주목해야 할 핵심 키는 ASML의 High NA(High Numerical Aperture) EUV 장비입니다. 이 장비는 기존 EUV보다 해상도를 훨씬 높였지만, 그만큼 초미세 패턴을 구현하기 위한 까다로운 전제 조건이 필요합니다. IBM과 Lam Research의 협력은 단순히 '새로운 재료'를 만드는 것을 넘어, ASML의 차세대 장비에 최적화된 '공정 아키텍처'를 구축하려는 전략적 포석입니다.

현재 시장의 경쟁 구도를 살펴보면, 인텔(Intel)은 이미 High NA EUV 도입에 가장 공격적인 스탠스를 취하고 있습니다. 반면 삼성전자와 TSMC는 기존 EUV 장비의 효율을 극대화하면서 건식 레지스트와 같은 신기술을 어떻게 안정적으로 수율(Yield)에 녹여낼지 고민 중입니다. 만약 IBM과 Lam Research가 개발한 건식 레지스트가 표준(Standard)으로 자리 잡는다면, 기존의 액체 기반 레지턴 공급망(Supply Chain)은 큰 타격을 입을 수밖에 없습니다. 이는 반도체 제조 공정의 CI/CD(Continuous Integration/Continuous Deployment) 관점에서도 매우 큰 변화입니다. 공정 레시피가 바뀌면 기존의 모든 검사 및 식각 프로세스를 재설계해야 하기 때문입니다.

여기서 한 가지 질문을 던지고 싶습니다. 여러분은 1nm 공정의 상용화가 가져올 경제적 가치가 막대한 장비 도입 비용과 공정 난이도 상승의 리스크를 상쇄할 수 있을 것이라고 보십니까? 기술적 진보가 반드시 경제적 이익으로 직결될 수 있을지에 대한 의문이 남습니다.

실무 및 엔지니어링 고려사항



반도체 공정 엔지니어나 소부장(소재·부품·장비) 업계 종사자라면, 이번 기술 변화에서 다음의 체크리스트를 주목해야 합니다.

1. 패턴 붕괴(Pattern Collapse) 제어 기술: 건식 레지스트 도입 시, 증착된 막질의 균일도(Uniformity)와 식각 저항성이 기존 액체 방식 대비 얼마나 유지되는지 확인이 필요합니다. 2. ASML 장비와의 정합성: High NA EUV 장비의 광학적 특성이 건식 레지스트의 흡수율 및 해상도에 미치는 영향을 분석해야 합니다. 3. 수율(Yield) 안정화 경로: 건식 방식은 공정 단계가 복잡해질 수 있으므로, 이는 곧 전체적인 공정 복잡도(Complexity) 증가와 수율 저하 리스크를 의미합니다. 이를 극복할 수 있는 식각(Etch) 레시피의 확보가 관건입니다.

필자의 한마디



실무 관점에서 결론은 명확합니다. 1nm 시대의 승자는 단순히 가장 좋은 장비를 가진 기업이 아니라, 그 장비의 물리적 한계를 보완할 수 있는 '소재와 공정의 결합(Material-Process Co-optimization)'을 이뤄낸 기업이 될 것입니다. IBM과 Lam Research의 이번 파트너십은 바로 그 결합의 정점에 서 있습니다.

반도체 미세화의 끝은 어디일까요? 물리적 한계에 도전하는 이들의 행보를 계속해서 추적하겠습니다. 여러분의 생각은 어떠신가요? 댓글로 의견 남겨주세요. 코드마스터였습니다.

출처: "https://www.tomshardware.com/tech-industry/semiconductors/ibm-and-lam-research-team-up-on-high-na-euv"